PATENT ABSTRACTS OF JAPAN

(11)Publication number: 01-129293 (43)Date of publication of application: 22.05.1989

(51)Int.Cl. G09G 3/00

(21)Application number: 62-287305 (71)Applicant: HITACHI LTD

(22)Date of filing: 16.11.1987 (72)Inventor: KATAYAMA KUNIHIRO


TAKASHI TERUMI

(54) DISPLAY CLOCK REGENERATING DEVICE

(57)Abstract:

PURPOSE: To automatically regenerate a display clock by providing a PLL circuit with a means which makes a comparison with the phase of a regenerated clock signal and a means which automatically sets the frequency division ratio of the regenerated clock signal with its output signal.

CONSTITUTION: The image signal of a display signal is a binary signal and a phase comparing means 5 makes a phase comparison between a change point (edge) of the level of the image signal and the output signal of a VCO and a comparison with the phase of the leading edge of the regenerated clock and outputs no signal when the phase difference is always 0 or constant, but outputs a detection signal when the phase difference between them varies. Frequency division ratio automatic setting means 4 and 9 when inputting the detection signal properly varies the set value of a frequency division ratio until the detection signal is ceased. Consequently, the frequency of the minimum unit of a display of the image



signal automatically matches the frequency of the output signal of the VCO, so even if the frequency ratio of a dot clock and the synchronizing signal of the display signal varies, the frequency division ratio of a frequency divider 4 automatically matches. Consequently, the display clock of specific frequency can automatically be generated.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

⑪特許出願公開

② 公 開 特 許 公 報 (A) 平1-129293

⑤Int.Cl.⁴

識別記号

庁内整理番号

❸公開 平成1年(1989)5月22日

G 09 G 3/00

7335-5C

審査請求 未請求 発明の数 1 (全7頁)

②特 願 昭62-287305

②出 願 昭62(1987)11月16日

⑩発明者 片山 国弘

神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作

所マイクロエレクトロニクス機器開発研究所内

⑫発 明 者 高 師 輝 実

神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作

所マイクロエレクトロニクス機器開発研究所内

⑪出 願 人 株式会社日立製作所

東京都千代田区神田駿河台4丁目6番地

创代 理 人 弁理士 小川 勝男 外1名

明 細 有

1. 発明の名称

表示クロック再生装置

2. 特許請求の範囲

1. 電圧制御型発振器と、該電圧制御型発振器の 出力信号を分周する分周器と、該分周器の出力 信号とコンピュータから出力される表示信号の 同期信号とを位相比較する位相比較器と、該位 相比較器の出力信号を該電圧制御型発振器の制 御電圧にするローパスフィルタとからなるフェ ーズ・ロックド・ループ回路でもって構成され、 該電圧制御型発振器の出力信号を該表示信号に よる画像表示もしくは該表示信号のメモリ蓄積 のための表示クロックとする表示クロック再生 装置において、該電圧制御型発振器の出力信号 と該表示信号の画像信号とを位相比較する第1 の手段と、該第1の手段の出力信号に応じて前 記分周器の分周比を変化させる第2の手段とを 設け、前記分周器の分周比を前記コンピュータ におけるドットクロックと前記表示信号の同期

信号との周波数比に等しく設定可能に構成した ことを特徴とする表示クロック再生装置。

3 発明の詳細な説明

〔産業上の利用分野〕

本発明は、パーソナルコンピュータから出力される表示信号の処理装置に係わり、特に、該表示信号が供給される表示装置やメモリなどのための表示クロック再生装置に関する。

〔従来の技術〕

パーソナルコンピュータの表示装置を用いるのが 従来、CRT(陰極線管)表示装置を用いるのが 一般的であり、このために、従来では、パーソナ ルコンピュータにはCRT表示装置のみが接続可 能な表示信号の出力端子が設けられ、これから出 力される表示信号も、ビデオ信号に水平,垂直同 期信号が付加されてCRT表示装置に適用可能な 形式となっていた。

一方、近年では、薄形化,省電力化などの観点 から液晶表示装置が用いられてきている。しかし ながら、かかる表示装置では、CRT表示装置と は異なり、画像表示には表示クロックを必要とするために、ビデオ信号に水平,垂直同期信号が付加された形式の表示信号を出力するパーソナルコンピュータには、液晶表示装置を接続することができなかった。

これに対し、上記形式の表示信号から表示クロックを形成する表示クロック再生装置を設け、この表示信号によって画像表示を可能とした液晶表示装置が提案された(特開昭 61-174595号公報)。この表示クロック再生装置はPLL(フェーズ・ロックド・ループ)回路を構成するものであり、以下、これを第2図によって説明する。

同図において、入力端子1には、パーソナルコンピュータ(図示せず)から出力される表示信号の水平あるいは垂直同期信号 A (以下、同期信号という)が入力される。 V C O 3 は画像表示のための表示クロックと同一または非常に近い周波数のクロック B を発生しており、このクロックは分周器 4 で N 分周されて入力端子1 からの同期信号と同一あるいは非常に近い周波数の信号 C が形成

[発明が解決しようとする問題点]

ところで、上記従来技術では、分周器4の分周 比が入力同期信号AとVCO3の出力クロックB といるの間に固定される。一方、これにに対しているのであり、これにに対しているののではではできませんができませんができませんができませんができませんができませんができませんができませんができませんができませんができませんがある。またの間がとなったのでは、分周器4の分割が必要となる。またのでは、分周器4の分割が必要となる。

本発明の目的は、かかる問題点を解消し、異なる同期信号周波数の表示信号に対して自動的に所 定周波数の表示クロックを発生可能とした表示クロック再生装置を提供することにある。

[問題点を解決するための手段]

される。同期信号 A と分周期 4 の出力信号 C とは 位相比較器 5 で位相比較され、位相差あるいは周 波数差を表わす信号が出力される。位相比較器 5 の出力信号 D は L P F 6を介して V C 0 3 に供給 される。 V C 0 3 は L P F 5 の出力信号に従って 発振周波数を変動し、定常状態(フェーズロック 状態)となる。この状態での V C 0 3 の出力信号 は入力同期信号 A と同期し、同期信号 A を有する 表示信号で画像表示を行なり液晶表示装置での画 像表示に必要な表示クロックと同一周波数であり、 これが再生クロック信号として出力端子 2 から出 力されて表示クロックに用いられる。

以上のようにして、同期信号を入力するだけで、表示装置の表示クロックを再生することが可能であり、現在の一般的なパーソナルコンピュータでは表示装置接続端子に表示クロックが出力されてないものが多いために、かかる従来技術は、表示クロックを必要とする液晶表示装置やメモリなどの表示データ取り込み装置には不可欠なものである。

上記目的を選成するために、本発明は、表示信号の同期信号を入力とするPLL回路に、該表示信号の画像信号と該PLL回路におけるVCOからの再生クロック信号との位相を比較する位相比較手段と、該位相比較手段の出力信号により再生クロック信号を分周する該PLL回路の分周器の分周比を設定する自動設定手段とを設ける。

表示信号の画像信号は2値信号であり、位相比較手段は該画像信号のレベルの変化点(エッジ)とVC0の出力信号とを位相比較し、再生クロックの立上がりエッジとの位相を比較し、位相差が0か常に一定であった場合は何も出力しないが、これら間の位相差が変動している場合にのみ検出信号を出力する。分周比自動設定手段では、この検出信号が入力されると分周比の設定値の変更を続ける。

かかる動作により、画像信号の表示の最小単位 の周波数とVCOの出力信号の周波数とが自動的

〔作用〕

に一致する。 したがって、コンピュータにおける ドットクロックと表示信号の同期信号との周波数 比が変わっても、分周器の分周比は自動的にこの 周波数比に一致することになる。

〔寒施例〕

以下、本発明の実施例を図面を用いて説明する。 第1図は本発明による表示クロック再生装置の 一実施例を示すプロック図であって、1は水平同 期信号の入力端子、2は再生クロック信号の出力 端子、3はVCO、4は分周器、5は位相比較器、 6はLPF、7は画像信号の入力端子、8は位相 比較器、9は分周比自動設定回路である。

同図において、分周器 4 では、自動設定回路 9 からの設定値 B に応じた分周比 N が設定されている。 V C O 3 が出力するクロック信号 B は分周器 4 で N 分周される。 この分周器 4 の出力信号 C は 入力端子 1 からの表示信号の同期信号 A と位相比較器 5 で位相比較される。これらの位相差あるいは周波数差を表わす位相比較器 7 の出力信号 D は、L P F 6 を介して V C O 3 に供給され、これによ

ロック信号 A として出力端子 2 から出力され、液晶表示装置の表示クロックとして用いられる。 との表示クロックにより、液晶表示装置では、表示信号による画像表示を可能となる。

第3図は第1図における位相比較器8と分周比自動設定回路9の一具体例を示す構成図であって、10~12は入力端子、13,14は BX-OR (排他的論理和回路)、15~21は D-FF(D型フリップフロップ回路)、22は ANDゲート、23はカウンタである。

同図において、入力端子 7 からは画像信号 F が入力され、入力端子 1 0 からの V C 0 3 (第1図)が出力する再生クロック信号 B が入力される。また、入力端子 1 1 からは表示信号の水平同期信号が負極性 (H S Y N C) で入力され、入力端子 1 2 からは第1図に示した P L L 回路から出力されるフェーズクロック信号が入力される。 D - F F 1 5~2 1 はこれに供給される C K 入力の立上りエッジで動作し、これらのうち D - F F 1 7~2 1 はクリア端子 C L R を有している。

って V C 0 3 は出力位相あるいは出力周波数が制 御される。

このように、VCO3、分周器4、位相比較器 5、LPF6がPLL回路を構成しており、その ループゲインはLPF6によって決定される。

一方、入力端子 7 から表示信号のうちの同期信号を含まない 2 値の画像信号 F が供給され、 VC 0 3 より発生したクロック信号 B と画像信号 F とが位相比較器 8 で位相比較される。 この位相比較はクロック B と画像信号 F との位相の差が常に一定かどうかを検出するものであり、分周器 4 の分周器 4 の分のであり、分の下ックと同期信号 A の周波数比とが一致していないときには、位相比較器 8 から検出信号 G が出力される。 これに応見の B が出力されて分周器 4 には、 C の 3 から出力されるクロック信号は、 再生ク

次に、第4図を用いてこの具体例の動作を説明 する。なお、第4図は第3図の各部の信号放形を 示すものであって、第3図に対応する信号には同 一符号をつけている。

入力端子 7 から入力される画像信号は D 入力と してD-FF15,16に供給される。入力端子10 から入力される再生クロック信号Bはデューティ 比が50%とし、+5Vの"H"(高レベル)信号 とともに Bx-OR13に供給され、また、0 Vの "L"(低レペル)信号と Ex-OR14 に供給される。 したがって、Ex-OR13からは再生クロック信号 Bと逆相のクロックBが出力され、Ex-OR14か らは再生クロック信号Bと同相のクロックB"が出 力される。クロック B'は D-FF15,17 の C K 入 カとなり、クロックB"はD-FF16のCK 入力と なる。 D-FF15,17はCK入力の立上りエッジで 動作するから、再生クロック信号Bの立下りエッ ジで動作することになり、D-FF16,18は同様に して、再生クロック信号Bの立上りエッジを動作 することになる。

そとで、D-FF15は再生クロック信号Bの立下りエッジで画像信号Fをラッチし、との結果、そのQ出力Q1は、画像信号Fの立上りエッジ後の再生クロック信号Bの最初の立下りエッジで立上り、画像信号Fの立下りエッジ後の再生クロック信号Bの最初の立下りエッジで立上りエッジで立上りエッジで立上りエッジ後の再生クロック信号Bの最初の立上りエッジ後の再生クロック信号Bの最初の立上りエッジで立上り、画像信号Fの立上がある。D-FF15のQ出力Q1とは、立上りエッジで立上がある。したがって、D-FF15のQ出力Q1とは、立下りエッジが夫々再生クロック信号B

D-FF15のQ出力Q1はD-FF17のD入力となり、D-FF16のQ出力Q4はD-FF18のD入力となる。ここで、D-FF15,16は、夫々、CLR入力が"L"のときQ出力が"L"となるようにクリアされる。D-FF17のCLR入力はD-FF18のQ出

D-FF17のQ出力Q2、D-FF18のQ出力Q5 は、夫々、D-FF19,20のCK入力となる。これらD-FF19,20は、夫々、+5Vの"H"のD入力が与えられ、また、入力端子11からの負極性の水平同期信号HSYNCによって、Q出力が"L"となるように、クリアされる。すなわち、D-FF19,20は表示信号の各水平走査期間の開始毎にクリアされる。

そとで、D-FF19,20がクリアされた後、上記のように、D-FF17から"H"のQ出力Q2が出力され、D-FF18のQ出力Q5が"L"に保持されているとすると、D-FF19のQ出力Q3はD-FF17のQ出力Q2の立上りエッジで"L"から"H"に反転し、D-FF20のQ出力Q6は"L"のままに保持される。したがって、ANDゲート22の出力Iは"L"である。

また、第4図とは逆に、画像信号Fの立上りエッジが再生クロック信号Bの立下りエッジよりも遅れ、次の立上りエッジよりも進んでいるときには、上記の動作とは逆になり、D-FF19の(出力

カ \overline{Q} 5 であり、D-FF18のCLR入力はD-FF17の \overline{Q} 出力 \overline{Q} 5 である。

ととで、第4図に示すように、画像信号Fの立 上りエッジが再生クロック信号Bの立上りエッジ よりも遅れ、次の立下りエッジよりも進んでいる とすると、D-FF15のQ出力Q1がD-FF16のQ 出力Q4よりも再生クロック信号Bの 1/2 周期だ け進むことになる。このために、D-FF17には、 D-FF18よりも早く、D-FF15のQ出力Q1の "H"が供給される。そとで、まず、D-FF17がD -FF15の"H"のQ出力Q1をラッチし、これと ともに、そのQ出力Q2は"H"、Q出力Q2は "L"となり、D-FF18はクリア状態となる。この ために、D-FF16が"H"のQ出力Q4が供給され ても、そのQ出力Q5は"L"、Q出力Q5は"H" に保持される。つまり、D-FF17から、D-FF15 のQ出力Q1が再生クロック信号Bの1周期だけ 遅れ、Q出力Q2として出力されるが、D-FF16 からD入力があっても、D-FF18のQ出力Q5は "L"に保持される。

Q 3 は"L"に保持され、D-FF20 の Q 出力 Q 6 は "L"から"H"に反転するが、A N D ゲート 2 2 の 出力 I はやはり"L"となる。

画像信号Fの立上りエッジ,立下りエッジはバーソナルコンピュータ内のドットクロックの立上りエッジ(または、立下りエッジ)と位相が一致している。そこで、画像信号Fの立上り,立下りエッジが再生クロック信号Bの立上り,立下りエッジと常に一定の位相関係にあるならば、パーソナルコンピュータ内のドットクロックと再生クロック信号Bとは同一または非常に近い周波数で位相が同期していることになり、このときには、DーFF17,18の一方がマスクされてそのQ出力は"L"に保持される。

しかしながら、パーソナルコンピュータ内のドットクロックと再生クロック信号との周波数が異なり、画像信号Fと再生クロック信号Bとのエッジの位相関係が一定でない場合には、ANDゲート22の出力信号Iは"H"となるが、これを第5

図によって説明する。

いま、表示信号の同一水平走査期間内において、時刻t,における画像信号Fの立上りエッジは再生 クロック信号Bの立上りエッジの後で次の立下り エッジの前にあり、時刻t₂における画像信号Fの 立上りエッジは再生クロック信号Bの立下りエッ ジの後で次の立上りエッジの前とする。

このような画像信号Fが入力端子7から入力されると、その時刻t,での立上りにより、まず、DーFF15のQ出力Q1が立上り、次いで、DーFF16のQ出力Q2によってマスクされ、DーFF19のQ出力Q3が"L"から"H"に反転してDーFF20のQ出力Q6は"L"のままに保持される。したがって、このときには、ANDゲート22の出力Iは"L"のままである。

D-FF19のQ出力Q3は、入力端子11からの 負極性の水平同期信号 HSYNC が入力されるまで、 すなわち、水平走査期間が終るまで"H"に保持さ れる。

のD入力が与えられ、また、第1図に示したPLL 回路がロックしたときに"H"、ロックがはずれた ときに"L"となるフェーズロックド信号Jにより、 PLL回路がロックがはずれたときクリアされ、 ロックしたときクリアが解除されて動作待ち状態 となる。なお、PLL回路のロックには、表示信 号の1水平走査期間以上を要するものとする。

そこで、PLL回路にロックがロックし、D-FF21がリセット解除された後、ANDゲート22の出力信号Iが"L"から"H"に反転すると、その立上りエッジでD-FF21のQ出力Q7は"L"から"H"に反転する。カウンタ23はこのQ出力Q7の立上りエッジで1だけカウントアップし、分周比改定値Eを1だけ増やす。これにより、分周器4の分周比Nが1だけ増加する。DLL回路はこの更新された分周比Nで動作し、ロックがはずれてフェーズロックド信号Jを"L"にする。これによりD-FF21はクリアされる。しかる後、PLL回路がロックすると、フェーズロックド信号Jは"H"となり、D-FF21はクリアが解除されて再び

次に、同じ水平走査期間内の時刻 t2 で画像信号 Fが立上がると、このときには、まず、D-FF16 のQ出力Q4が立上がり、次いでD-FF15のQ出 力Q1が立上がる。これにより、D-FF17 は D-FF18のQ出力Q5によってマスクされ、D-FF 20のQ出力Q6は"L"から"H"に反転する。こ のとき、D-FF20のQ出力Q3も"H"であるから、 ANDゲート22の出力Iは"L"から"H"に反転 する。

このようにして、パーソナルコンピュータ内のドットクロックと再生クロック信号Bとの周波数が異なる場合には、ANDゲート22の出力信号Iは、L"から"H"に反転する。この出力信号Iの立上りは水平走査期間毎に生ずる。したがって、ANDゲート22の出力信号Iは、パーソナルコンピュータ内のドットクロックと再生クロック信号Bとが同一あるいは非常に近い周波数で位相差が常に一定であるか否かを表わしている。

ANDゲートの出力信号 I は C K 入力として D - F F 2 1 に供給される。 D - F F 2 1 は + 5 V の * H *

上記の動作を繰り返す。

以上の動作は、パーソナルコンピュータ内のドットクロックと再生クロック信号Bとが同一あるいは非常に近い周波数となり、画像信号Aと再生クロック信号Bとの位相差が常に一定になるような分周比Nが設定されるまで、繰り返される。

この実施例によれば、非常に小規模なデジタル回路で実現しているため、ゲートアレイ化やカスタムICへの組み込みが容易である。また分周比設定用カウンタのビット数を増減することにより、接続するパーソナルコンピュータの水平総ドット数の大きいパーソナルコンピュータに対しては、ビット数を増やすことにより、いくらでも対応可能であり、水平総ドット数の小さいパーソナルコンピュータに対しては、ビット数を少なくすることにより、設定時間が短くできるという効果がある。

(発明の効果)

以上説明したように、本発明によれば、水平同

期信号と表示クロックの周波数比が予じめ判っていなくても、水平同期信号と画像信号という一般的な表示インターフェースの入力で表示クロックを再生することが可能であり、また、上記周波数比が異なるパーソナルコンピュータを接続しても、自動的に表示クロックの再生を行なえるように分周比の変更を行ない、使用者がパーソナルコンピュータの表示仕様を意識する必要がないという侵れた効果が得られる。

4. 図面の簡単な説明

第1図は本発明による表示クロック再生装置の一実施例を示すプロック図、第2図は従来の表示クロック再生装置の一例を示すプロック図、第3図は第1図における位相比較器と自動設定回路の一具体例を示す構成図、第4図および第5図は第3図に示した具体例の動作説明図である。

- .1..... 同期信号の入力端子
- 2 … 再生クロック信号の出力端子
- 3 … 電圧制御型発振器
- 4 … 分周器

5 … 位相比較器

6…ローパスフィルタ

7 … 画像信号の入力端子

8 …位相比較器

9 …目動設定回路。

代理人 弁理士 小川勝男

第 3 図

